欢迎访问《空军工程大学学报》官方网站!

咨询热线:029-84786242 RSS EMAIL-ALERT
一种用VHDL设计的全双工异步串行通讯方式
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

TN913

基金项目:

军队科研基金资助项目(KJ01187)


A Full-Duplex Asynchronous Serial Communication Way Based on VHDL
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    介绍一种用VHDL(VHSIC Hardware Description Language)语言设计的全双工异步串行通讯,用在分布式测试控制平台中,实现各个组合间的数据通讯。系统采用双时钟设计结构,使得奇校验电路结构简单、易实现。经实验和现场调试完全达到设计要求。

    Abstract:

    This paper presents a full-duplex asynchronous serial communication in the distributed test control platform, realizing the data communication in each combination. The system is of double clock design structure which makes the odd verifying circuit structure simple and easily effected. Through experiment and debugging on the spot, the system can completely fulfill the design requirements.

    参考文献
    相似文献
    引证文献
引用本文

许素红,朱永文,张小木.一种用VHDL设计的全双工异步串行通讯方式[J].空军工程大学学报,2003,(2):49-51

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2015-11-19
  • 出版日期: