

非规则 Turbo LDPC 码性能分析

吴晓丽^{1,2}, 葛建华¹, 岳安军¹

(1. 西安电子科技大学 ISN国家重点实验室, 陕西西安 710071; 2. 空军工程大学电讯工程学院, 陕西西安 710077)

摘要: 提出了一种 Turbo 级联码的编码结构, 用同样度分配的非规则 LDPC 码作为分量码, 以 Turbo 码的编码方式构成了一种 Turbo LDPC 码。在译码端, 采用内外分别迭代的译码算法。仿真结果显示, 在低信噪比情况下, Turbo LDPC 码优于同长度的 PCGC 码、非规则的 LDPC 码和 Turbo 码。

关键词: 非规则 LDPC 码; 级联码; Turbo 码; 和积算法; LOG-MAP 译码算法

中图分类号: TN911. 23 文献标识码: A 文章编号: 1009-3516(2005)05-0056-03

到目前为止, 最好的前向纠错码就是 Turbo 码^[1]和低密度校验码(LDPC codes)^[2], 两者在一定的条件下, 纠错能力都接近香农限。Turbo 码的优点是具有简单的编码结构, 但其译码复杂度随着存储单元和码长的增加呈指数增长, 译码延时随交织深度而增加。与 Turbo 码相比, LDPC 码具有较低的译码复杂度, 但其编码复杂度却非常高。由于 Turbo 码的总体性能不仅依赖于分量码的欧氏距离, 还依赖于交织器的结构, 因此在许多改善 Turbo 码性能的技术中, 有的是关于 Turbo 码的交织器设计^[3~5], 而有的是选择分量码。由 Behairy 提出的并行级联格勒码(PCGC)就是利用不同度分配的 LDPC 码代替递归系统卷积码构成并行 Turbo 码, 该码的纠错性能优于 LDPC 码^[6], 而且, 由于 LDPC 码固有的交织特性^[7], 在编码端不需要交织器。在本文中, 我们选择两个同样最佳度分配的非规则 LDPC 码^[8]作为分量码, 以 Turbo 码的编码方式构成 Turbo LDPC 码, 在不提高系统复杂性的前提下, 进一步提高误码性能。仿真结果显示, 同样的码长和码速, 在低信噪比情况下, Turbo LDPC 码的性能优于并行级联格勒码、Turbo 码和非规则 LDPC 码。

1 系统模型

数据信息进入到 Turbo LDPC 码编码器进行编码, 输出码元经过 QPSK 调制变成一个复信号后, 加到高斯白噪声信道, 高斯白噪声信号的采样值为 $n = n_1 + jn_0$, 在此, n_1 和 n_0 均是均值为零, 方差为 $\sigma^2 = N_0/2$ 的高斯白噪声。在接收端, 经过 QPSK 的软解调, 得到每一位码元的对数似然比, 经过 Turbo LDPC 码译码器的内外迭代译码, 得到信息。

1.1 Turbo LDPC 码编码器

与规则 LDPC 码不同, 非规则 LDPC 码的性能在一定程度上, 取决于选择合适的度分配^[7], 在此我们选择在高斯白噪声信道具有最佳性能的度分配的非规则 LDPC 码^[8]来构成 Turbo LDPC 码, 其编码结构如图 1 所示, 图中, d_i 表示信息位, p_{i1} , p_{i2} 表示由两个非规则 LDPC 编码器所编出的校验位, 由于 LDPC 码固有的交织特性, 在此不需要交织器。采用删除方式, 可以构成不同码速的 Turbo LDPC 码。

1.2 Turbo LDPC 码译码器




图 1 Turbo LDPC 码编码器

收稿日期: 2005-04-15

基金项目: 国家自然科学基金资助项目(60332030)

作者简介: 吴晓丽(1964-), 女, 陕西铜川人, 讲师, 博士生, 主要从事数字通信技术研究;
葛建华(1961-), 男, 江苏南通人, 教授, 博士生导师, 主要从事数字通信技术研究。

Turbo LDPC 码译码器的结构如图 2 所示。图中的非规则 LDPC 译码器 1 和非规则 LDPC 译码器 2 采用迭代的和积译码算法。首先,设发送信息等概,既先验信息的对数似然比为 0,译码器 1 利用接收信息计算出发送信息的对数似然比,该数值作为译码器 2 的先验信息,译码器 2 利用接收信息和先验信息计算出发送信息的对数似然比,该数值作为译码器 1 的先验信息,如此迭代到满足要求时,判决得到输出信息。

假定,接收信息为 Y ,则可以表示成 $Y = (Y^S, Y^{P_1}, Y^{P_2})$,在此 $Y^S = [y_1^S, y_2^S, \dots, y_k^S]$ 表示接收到的信息序列, $Y^{P_1} = [y_1^{P_1}, y_2^{P_1}, \dots, y_{n-k}^{P_1}]$ 和 $Y^{P_2} = [y_1^{P_2}, y_2^{P_2}, \dots, y_{n-k}^{P_2}]$ 分别表示接收到的校验序列, 经过高斯的噪声信道, 可以得到下列表达式:

$$y_i^S = (2d_i - 1)\sqrt{E_s} + n_i \quad (i = 1, \dots, k) \quad (1)$$

$$y_j^{P_1} = (2p_{1,j} - 1)\sqrt{E_s} + n_j \quad (j = 1, \dots, n - k) \quad (2)$$

$$y_k^{P_2} = (2p_{2,k} - 1)\sqrt{E_s} + n_k \quad (k = 1, \dots, n - k) \quad (3)$$

首先,Turbo LDPC 译码器 1 利用接收到的信息序列 Y^S 和校验序列 Y^{P_1} 通过和积译码算法计算出发送信息的对数似然比 $p_1(\hat{u})$, Turbo LDPC 译码器 2 利用接收到的信息序列 Y^S 和校验序列 Y^{P_2} , 以及译码器 1 传过来的先验信息 $p_1(\hat{u})$ 计算出发送信息的对数似然比 $p_2(\hat{u})$ 。同样地,译码器 1 利用接收到的信息序列 Y^S 和校验序列 Y^{P_1} , 以及译码器 2 传过来的先验信息 $p_2(\hat{u})$ 计算出发送信息的对数似然比 $p_1(\hat{u})$ 。如此反复,直达到到需要的性能或满足迭代次数。

2 仿真结果

为了比较,对于 Turbo 码,我们选择两个存储单元为 2,生成矩阵为 $G_1 = 7, G_2 = 3$ 的递归系统卷积码作为分量码构成 Turbo 码,交织器选择随机交织, Turbo 码的译码采用 LOG-MAP 译码算法;对于非规则 LDPC 码,选择文献[8]中的在高斯白噪声信道具有最佳性能的度分配的非规则 LDPC 码;对于 PCGC 码,选择平均度分配为 2 和 3 的非规则 LDPC 码;对于 Turbo LDPC 码,同样选择文献[8]中的在高斯白噪声信道具有最佳性能的度分配的非规则 LDPC 码,为了降低编码复杂度,选择具有同样度分配的非规则 LDPC 码为两个分量码。所有的 LDPC 码均采用迭代的和积译码算法。所有码的码速是 0.5, 码长是 10^3 。仿真结果如图 3 所示,其性能比较如下:

误码率:从图 3 可以看出,在低信噪比时,Turbo LDPC 码的误码性能优于 Turbo 码、非规则 LDPC 码和 PCGC 码,在高信噪比时,Turbo LDPC 码和 Turbo 码、非规则 LDPC 码和 PCGC 码性能相当。

复杂度:由于我们选择的码长不长,因而其编码复杂度与非规则 LDPC 码和 PCGC 码相当,但比 Turbo 码要高,其译码复杂度要比 Turbo 码低的多。与非规则 LDPC 码和 PCGC 码复杂度相当。

应用两个具有相同度分配的最佳非规则 LDPC 码所构成的 Turbo LDPC 码在低信噪比时,与 Turbo 码、非规则 LDPC 码、PCGC 码相比具有良好的误码性能,系统复杂性与其它 3 种码相当。因此,其整体性能要比其它 3 种码要好。

参考文献:

- [1] Berrou C, Glavieux A, Thitimajshima P. Near Shannon Limit Error-Correcting Coding and Decoding: Turbo-codes [A]. in




图 2 Turbo LDPC 码译码器




图 3 Turbo 码、非规则 LDPC 码、PCGC 码
和 Turbo LDPC 码的性能比较

- proc. ICC93[C]. Geneva: Switzerland, 1993.
- [2] Gallager R G, Low - Density Parity Check Codes. Cambridge[M]. MA: MIT Press, 1963.
- [3] Divsalar D , McEliece R J. On the Design of Concatenated Coding Systems With Interleave [A]. TDA Progress report [C] . August, 1998.
- [4] daneshgaran F, Mondin M. Design of Interleavers for Turbo Codes Based on a Cost Function[A]. International Symposium on Turbo Codes brest[C]. 1997.
- [5] Jinhong Yuan, Branka Vucetic, Wen Feng. Combined Turbo Codes and Interleaver Design[J]. IEEE Transactions on Communication, 1999, 47(4):484 - 487.
- [6] Behairy H, Chang S C. Parallel concatenated Gallager codes[J]. Electronics letters, 2000, 36(24):2025 - 2026.
- [7] MacKay D J C, Neal R M. Good Error - Correction Codes Based on Very Sparse Matrices[J]. IEEE Transactions on Information Theory, 1999, 45:399 - 431.
- [8] Richardson T J, Shokrollahi M A, Urbanke R L. Design of Capacity - Approaching Irregular LDPC Codes[J]. IEEE Trans. on Inform. Theory, 2001, 47(2):619 - 637.

(编辑:门向生)

Analysis of Turbo Irregular LDPC Codes for Performance

WU Xiao - li 1, 2, GE Jian - hun 1, YUE An - jun 1

(1. National Key Laboratory of ISN, Xidian University, Xi'an, Shaanxi 710071, China; 2. The Telecommunication Engineering Institute, Air Force Engineering University, Xi'an, Shaanxi 710077, China)

Abstract: A kind of Turbo concatenated code is presented which uses two same degree distribution pairs of irregular LDPC codes as the two component codes in Turbo structure. Simulation results show that at low SNR , the new Turbo concatenated code is superior to PCGC code, irregular LDPC code and Turbo code in performance.

Key words: irregular LDPC code; concatenated code; Turbo code; Sum - product algorithm; LOG- MAP algorithm

(上接第 55 页)

- [6] Tanno K, Takeda T, Horiguchi S. Parallel Radix 4 FFT Algorithms on an Eight - neighbor Processor Array[A]. Proc IEEE TENCON92[C]. 1992, 855 - 859.

(编辑:姚树峰)

The Design of High - speed FFT in Radar System

WU Wei 1, TANG Bin 1 , DU Dong - ping 1 , YANG Bao - qiang 2

(1. College of Electronic Engineering, UESTC, Chengdu, Sichuan 610054, China; 2. Training Department of the Air Force Engineering University, Xi'an, Shaanxi 710051, China)

Abstract: In view of the problem that special FFT processor fail to satisfy the need of the complicated high - speed real - time signal processing in modern radar, four designs of high - speed FFT are presented. Some FFT algorithms are analyzed and compared with each other in speed, resource and complexity, Radix 4 algorithm is selected and CORDIC algorithm is utilized to produce rotation factor whose number and word length are configurable. The validity of the design is validated by the performance analysis and the hardware implementation.

Key words:FFT'; Radix 4 algorithm; CORDIC algorithm; rotation factor